Reclocking, buforowanie itp.

morris · 4 Listopada 2006

Czy ktoś ma jakieś doświadczenia z reclockingiem w jakiejkolwiek postaci tj. asynchronicznym lub synchronicznym, czy też buforowaniem na FIFO? Na forum znalzlem tylko opinię Petera Daniela tylko z TDA1543.

Zastanawiam się nad tym ostatnim ( FIFO), bo asynchroniczny to dla mnie "sieczkarnia" i źródło EMI. Jaki powinien być minimalnie pojemności bufor FIFO - może ktoś wie?

josef · 4 Listopada 2006

ja mam reclocking z FIFO ale fabryczny (nie DIY)

pojemość pamięci musi być co najmniej taka, żeby zmieściły się wszystkie sample będące wynikiem różnicy prędkości zegarów - w zależności od klasy urządzeń jest to ok kilku do kilkudziesięciu ppm - potem pomnóż to przez maksymalną długość płyty np. 80 minut

bitrate · 4 Listopada 2006

Wszystko zależy od tego czy będziesz wykorzystywał zewnętrzne detektory faza-częstotliwość czy też jako detektor fazy użyjesz flagi half-full w fifo.

W obydwu przypadkach istotne są czasy zaskoku pętli PLL z odpowiednim marginesem tyle że używając pierwszego rozwiązania średnie zapełnienie bufora będzie zawsze

mniejsze lub większe od 50% , natomiast druga metoda ma tendencję do sampregulacji do 50% (przynajmniej teoretycznie), polecam jako detektor PFD rozwiąznie

Analog Devices nie posiadające strefy martwej stosowany w AD9901 .

morris · 4 Listopada 2006

bitate

Ja myślałem zrobić bez PLL - tylko właśnie nie wiem czy to wogóle ma sens( to bez PLL):

- z transportu sygnał I2S

- do FIFo wczytywane w takt "brudnego zegara" z transportu

- z FIFO odczyt w takt wzorcowgo zegara przy DACu

- sygnał zegarowy z tego zegara wysyłany do transportu.

Proszę o krytykę pomysłu, bo moja wiedza w temacie jest dość umiarkowana.

bitrate · 4 Listopada 2006

Jeżeli połaczenie między transportem a DAC będzie po i2s to fifo nie ma sensu bo układ pracuje w jednej domenie zegarowej tzn. zegar brudny i czysty są ze sobą w synchroniźmie tyle że moga być przesunęte względem siebie w czasie. Jeżeli natomiast planujesz przesyłanie po SPDIF to takie rozwiązanie jak najbardziej ma sens z uwagi na PLL w odbiorniku SPDIF tyle że wymagana głębokiość fifo może być spora bo zakres przestrajania VCO i szerokość pasma w pętli PLL odbornika jest duża.

shark700 · 4 Listopada 2006

Buszując w sieci natknąłem się na generalnie dwie "proste" metody reclokingu.

1. Wykorzystujące łącze spdif, czyli:

Ukryta Zawartość