PCM1704 DAC

[buble_corp]

Dzisiaj przesyłki poszły do:

- marekG

- Irek 10

- slawek07-2006

[buble_corp]

Kolejna dobra wiadomość. Druga przesyłka zostanie dzisiaj wysłana z mousera, więc będzie u mnie w przyszłym tygodniu.

[Adam]

Waldi_06, 24 Paź 2009, 23:41

 

>W końcu przestawiłem sygnał z I2S na SPDIF via WM8804,

>napiszę tak : ten odbiornik to czort wcielony,

>co to znaczy? Na DIY CD z CDPro2 niesłyszę różnicy w dzwięku pomiędzy SPDIF a I2S, poprostu.

Rozumiem ze zegar w przypadku WM nie był odzyskiwany ze SPDIF tylko generowany przez kwarc przy WM tak jak wo CoCo?

[Waldi_06]

Nie do końca

W tej konfiguracji DAC ma 2 zegary:

- pierwszy pracuje w odbiorniku WM8804 i służy wyłącznie jaknajlepszemu zdekodowaniu sygnału SPDIF na I2S, lub podobne (składające się z trzech osobnych sygnałów, a zarazem strawne dla następnych kości,

- drugi zegar jest z wysokostabilnego generatora i zasila wyłącznie SRC.

 

Należy pamietać, że układy upsamplingu zwłaszcza asynchronicznego (tak jak u nas) wymagaja dobrego zegara. Nasz generator taktuje wyłącznie SRC4192 (ALE w ROZUMIENIU MCLK, bo ogólnie SRC wysła zegar w BCKO).

Przetworniki wielobitowe jak PCM1704 nie potrzebują zegara MCLK (Master zegar) a zegar pobierają z BCKO. Dla przypomnienia - w takich układach występuje częstotliwośc podstawowa z płyty, lub innego źródła, dajmy nato 44.1kHz (oznaczony jako fs - tj czestotliwośc próbkowania).

Na tej podstawie układy wytwarzają dwa sygnały zegarowe:

- BCKO, który stanowi z reguły BCKO=fs*64 oraz

- MCLK (Master zegar) MCLK=fs*X, gdzie X moze przyjmowac wartości od 128 do 1024.

W układach delta sigma głównym zegarem idącym do przetwornika jest MCLK, a dla PCM1704 BCKO.

[Waldi_06]

acha i najważniejsze !!!

SRC ma to do siebie, że NIE korzysta z BCKO z odbiornika, a tworzy go na nowo.

[EMiL]

Waldek,

czytałem Twoje wpisy na temat upsamplera SRC4192 i wynikało z nich, że zastosowanie tej kostki rozwiązuje problem jittera.

Mógłbyś napisać coś więcej na ten temat?

 

Być może dlatego wersja na DIR9001 (bez upsamlera) gra wg Ciebie gorzej niż na WM8804 + upsampler?

[Adam]

Haha własnie o to mialem zapytać! :D Skąd wiedziałeś? ;-) Ale takim wypadku niewrażliwość na jakość źródła (szum fazowy) to zasługa raczej upsamplera a nie samego WM? Chodzi mi o jakość zegara źródła. Nie ma sensu wstawiać super precyzyjnych kwarców dla WM?

[Waldi_06]

eMiL,

>Waldek,

>czytałem Twoje wpisy na temat upsamplera SRC4192 i wynikało z nich, że zastosowanie tej kostki

>rozwiązuje problem jittera.

>Mógłbyś napisać coś więcej na ten temat?

>Być może dlatego wersja na DIR9001 (bez upsamlera) gra wg Ciebie gorzej niż na WM8804 + upsampler?

 

>Adam

>Haha własnie o to mialem zapytać! :D Skąd wiedziałeś? ;-) Ale takim wypadku niewrażliwość na jakość źródła (szum fazowy) to zasługa raczej upsamplera a nie samego WM? Chodzi mi o jakość zegara źródła. Nie ma sensu wstawiać super precyzyjnych kwarców dla WM?

 

Wersja z SRC gra lepiej, a może ja ją bardziej lubię. I nie ma tu nic do rzeczy odbiornik, czy to DIR, czy WM.

Pewnie moja preferencja wynika po trosze z upsamplingu, a po trosze z zastosowania dobrego zegara na SRC i przetworniki. Trudno jest mi określić co ważniejsze. Kolega Molibden w swoich wpisach twierdzi, że zegar jest najważniejszy. Coś w tym jest ("").

Całkiem inną kwestią jest 'jakość' i 'granie' samego odbiornika.

DIR i WM mają taki sam jitter wewnetrzny określany przez producentów na ok 50pps, natomiast CoCo i pomiary kolegi Edwarda wykazały, że odbiornik Wolfsona w roli transmitera sygnału SPDIF ma zdolnośc tłumienia, lub też redukcji jittera. Pamiętajcie , że jitter nie jest ten sam w każdym miejscu. Było juz na tym forum - odbiornik Wolofsona jest jedynym , który tłumi jitter w zakresie o który nam najbardziej chodzi (polecam odpowiedni watek o SPDIF w zakładce Stereo).

No i już się zbliżamy do sedna : dla sygnału SPDIF nie obarczonego nadmiernym jitterem (300-600ps) oba grają tak samo, chociaz WM juz może coś zdziałać, natomiast dla sygnałów dla których jitter wynosi 2000 do 6000ps Wolfson WM8804 jest zbawieniem bo podnosi stabilnośc (powtarzalnośc czasową ) sygnałów zdekodowanych z SPDIF z owych kilku tysięcy ps do ok 300-400ps (czyli redukuje jitter przynalezny do transmisji SPDIF).

I tu leży odpowiedź dlaczego kolega Molibden pierwszy upgrade widzi w zmianie zegara, bo to stare zegary i stare kości odpowiadają za tak duży jitter w starszych transportach i CD. Po zmianie zegara na lepszy co się poprawia? To juz wielu wie - Definicja dzwięku, czytelnośc.

W takich klockach /tych starszych/ upgrade kondensatorów to starta kasy.

Dość ważnym jest dobranie dobrego kwarcu przy WM, w starszej wersji płytki jest przewlekany, a w nowszej jest SMD (dostępny w farnelu 18pps) , bez wzgledu na obudowę powinniscie zakupić kwarc 12MHz jak najlepszy /najstabilniejszy w okresie , a nie na rok/

[Adam]

Dzięki Waldku.

Może komuś z Was zostały jakieś zbędne rezystory? Chętnie odkupię..

[buble_corp]

Przyszła już drugie zamówienie z mousera, dzisiaj i jutro będę wysyłał paczki i rozliczenia. Dlatego proszę o wysłanie adresów na które mam przesłać paczki na mojego maila.

[Matthew]

witam, czy sa może dostępne jeszcze płytki i jakieś kluczowe częsci?

[Marcin-utopia]

też bym się pisał :)

[mi$kin]

No to ja jestem trzeci w tej kolejce ;-)

[Waldi_06]

czy wyście ocipieli ?

teraz?

 

uff, zamówiłem 3kpl na zapas i wiedzę, że już ich nie ma :), szybko , za szybko.

[Molibden]

SRC ma dużą zdolność tłumienia jittera jednak na wszelki wypadek warto zadbać by wejściowy sygnał był w miarę "czysty". DACe wielobitowe BB dokonują konwersji i wpisania danych do rejestru na opadającym zboczu sygnału LE, jednak w przypadku układów PCM1704 odbywa się to 2 takty BCK po tym fakcie. Wobec tego istotna jest stabilność zbocza sygnału BCK, jednak z naszego punktu widzenia nie ma istotnej różnicy. Oba sygnały powstają z podzielenia wyższej częstotliwości i są ze sobą skorelowane (zsynchronizowane). LRCK najczęściej powstaje przez podzielenie przez 32, 48 lub 64 sygnału BCK.

Tak więc dodatkowo upsampler może jeszcze nieco ulepszyć jakość sygnału z wysokiej jakości odbiornika choć możliwe że czasem w sposób mało zauważalny. Stłumienie jittera do poziomu np. 50 ps RMS może leżeć poza granicą percepcji. W tym drugim przypadku (zegar przy SRC) należy raczej uważać by jego niewłaściwą konstrukcją nie popsuć tych osiągów bo ten zegar będzie decydował o poziomie jittera na wyjściu.

[Waldi_06]

>Molibden,

Masz może własną preferencję na zegar?

I czy zegar wykonany DIY może być lepszy/gorszy od oddzielnego generatora z dedykowanym stabilizatorem? Jakie jest Twoje zdanie?

[Adam]

Czyli w przypadku zastosowania SRC nie ma znaczenia czy odbiornikiem będzie WM czy DIR i tak upsampler stłumi jiter do tych np. 50ps? No chyba ze sygnał spdif bedzie na prawde kiepski? Jakiego zegara wymaga SRC dla CD-audio? 11.2896 , 16.9344, 22.579?

[Waldi_06]

Zegar do SRC jest prawie dowolny, ale najlepiej jego maksymalną wartość tzn 24.xxx

[buble_corp]

Dzisiaj rano poszły przesyłki do:

- Adam

- Waldi_06

- żółwik

- nowy18

- pkrecz

 

Jak dostaniecie to proszę o potwierdzenie. Dzisiaj podeślę rozliczenie.

[Waldi_06]

Płytki rezerwowe pójdą do

Matthew,

utopia.,

Mi$kin,

 

Kasa za chwilę jak juz płytki będą w drodze do mnie, a to pewnie jeszcze troszkę potrwa.

[Matthew]

aha, ok, dzięki, zatem czekam na info..

[mi$kin]

Serdeczne dzięki! Jak dojdzie info, zaraz ureguluję.

[Molibden]

>Adam, 4 Lis 2009, 10:03

 

Rodzaj odbiornika nie powinien mieć tu żadnego znaczenia. Sam SRC ma też możliwość stłumienia jittera Reference clock'a (nie wiem w jaki sposób). Zegar referencyjny może mieć do 50 MHz, jego wartość określa zakres wejściowych częstotliwośćipróbkowania: z jednej strony musi on mieć co najmniej 128fs, z drugiej strony max. up/downsampling orgranicza cz. próbkowania 212kHz na wyjściu i współczynnik podziału/zwielokrotnienia 16x.

 

>Waldi_06

 

Każdy zegar o wystarczającej stabilności będzie tu odpowiedni. Zegar DIY może być takiej samej jakości co osobne urządzenie, o ile nie wchdzimy w obszar b. drogich zegarów ze stabilizacją termperaturową i arametrami

[Waldi_06]

>Molibden,

> ...Zegar referencyjny może mieć do 50 MHz, jego wartość określa zakres wejściowych częstotliwośćipróbkowania: z jednej strony musi on mieć co najmniej 128fs, z drugiej strony max. up/downsampling orgranicza cz. próbkowania 212kHz na wyjściu i współczynnik podziału/zwielokrotnienia 16x.

 

co w praktyce dla fs wejściowego 48 x 512 daje 24.xxx MHz czyli format xx/192kHz

 

>>Waldi_06

>Każdy zegar o wystarczającej stabilności będzie tu odpowiedni. Zegar DIY może być takiej samej

>jakości co osobne urządzenie, o ile nie wchdzimy w obszar b. drogich zegarów ze stabilizacją

>termperaturową i arametrami konkretnej cz. próbkowania wystarczy spełnić wymóg opdowiedniego poziomu jittera (tym wyższy im

>większa rozdzielczość i cz. pracy DACa). Tak więc niekiedy sam DAC jast tu ograniczeniem.

>Osobny stabilizator napięcia dla zegara to standardowe rozwiązanie które należy w tym przypadku

>zastosować bo tą drogą przenikają szkodliwe zakłócenia, do tego całość można zaekranować stalową

>blachą. Podejrzewam, że układy generacyjne mają dość niski PSRR i mogą być podatne na modulację

>napięciem zasilania (lub może występować bezpośrednie przenikanie tych składowych na wyjście).

 

no i śpie spokojnie,

chociaż spodziewałem sie raczej , że zaproponujesz alternatywę, ale skoro dobry generator z dedykowanym zasilaniem (jak w tym układzie) może wystarczyć, to nie ma sensu szukac dalej.

[Adam]

Jeżeli czegoś nie pomyliłem to w nocie katalogowej TI, SRC cd-audio (44.1) może "przekodowac" na 48 albo 192kHz. PCM1704 przyjmuje max 96kHz... Wiec pozostaje tylko 48. Ale czy warto dla 44.1 robic upsampling na 48?? Z 48 na 96 jest imho ok. Czy nie bedzie jak z "antyaliasingiem" w grafice? Jezeli przerabiac obrazek o rozdzielczości 480pix na 960pix to likwiduje sie widocną "pikselozę" ale juz z 441 na 480 da tylko rozmycie i jest gorzej a nie lepiej.

Czy w "bypass-mode" także następuje redukcja jitera czy wtedy SRC zachowuje sie jedynie jak kawałek drutu i niczego nie zmienia?

Jeśli dobrze zrozumiałem WM odczytuje pakiety SPDIF a następnie na wyjściu z tych danych generuje na nowo pakiety SPDIF (albo sygnał I2S) z taktowaniem zrobionym od nowa na podstawie zegara z własnego kwarca. I wielkość jitera bedzie zależeć od jakości kwarca przy WM i nijak sie ma do jakości zegara napędu. DIR odzyskuje zegar z sygnału SPDIF i sygnał I2S generuje wykorzystując zegar odzyskany ze spdif i tu jakość napędu ma znaczenie.

[EMiL]

Adam,

w tym DAC'u można ustawić SCR na 24/192 i PCM1704 dadzą radę.

 

Co ciekawe DAC naima oparty o parze PCM1704 wg specyfikacji potrafi odtworzyć "USB 32kHz to 768kHz, 24bit":

Ukryta Zawartość

Zaloguj się, aby zobaczyć treść.

Zaloguj się, aby zobaczyć treść (możliwe logowanie za pomocą )

ciekawe jak to możliwe?

Ukryta Zawartość

Zaloguj się, aby zobaczyć treść.

Zaloguj się, aby zobaczyć treść (możliwe logowanie za pomocą )

[Waldi_06]

>Adam,

 

eee Adam no co ty - strona 6 datascheta

jest napisane, że ten przetwornik nie przyjmuje 198kHz on PRZYJMUJE 768KHZ !!!!!!

a dokładnie bardzo upraszczając tzw rdzeń pracuje na 96kHz, ale interface pracuje z pełną częstotliwością OVERSAMPLINGU x8 (nie mylić z upsamplingiem) co w efekcie daje 768kHz na szynie (per analogia znanych rozwiązań z innej dziedziny)

Reasumując 96x8 = 768, lub też 192x4=768 - dlatego PCM ma ustawienie oversamplingu na x4 z domyślnych x8.

Stąd też upsampling pracuje z pełną 'f' tj 198kHz a ustawiamy PCMa na x4 i po szynie idzie 768kHz. Owszem to chyba jedyny taki przypadek, albo jeden z niewielu.

[shark700]

->eMiL

To proste Pcm1704 może przetwarzać 24/96kHz z ośmiokrotnym oversamplingiem czyli max 24/768kHz

[EMiL]

Po wpisie Waldka też to widzę:)

[Adam]

No to super, teraz juz widzę :) Czyli 44.1->192 upsampling na SRC i potem 4x over-sampling na DF i 768kHz dla PCM ki. 192 czyli wedle datasheeta SCR pójdzie na zegarze 24.[coś tam] który mam ;-)